

Prüfungsvorbereitung


14 June 2026 20:48

Altprüfung:

1. Erkläre die Beziehung (Wieso ist es proportional) des Leistungsverbrauchs zur Frequenz anhand der Formel, in CMOS

Wo werden CMOS eingesetzt und wieso, vorteile ?


1. Leistungsverbrauch Frequenzabhängig da $P = U \cdot I = C \cdot V^2 \cdot f$ -> höhere Frequenz, mehr Schaltvorgänge höherer Verbrauch
 2. CMOS Einsatzgebiet Digitalschaltungen (Beispielsweise uC, Prozessoren, Speicherbausteine und Logikschaltungen)
 3. Vorteile von CMOS: Geringer Stromverbrauch (vorallem im Ruhezustand), Geringe Wärmeentwicklung, Hohe Störsicherheit, Hohe Integrationsdichte (Viele Transistoren auf einem Chip) , gute eignung für Batterieanwendungen
2. Spannungsabstand (Noise margin) Berechnung welche Wert nimmt man $V_{ihmax} - V_{outmax} = 0,4$ anstatt 0,7 da 0,4 kleiner 0,7 ist der Worst case
 1. Man verwendet den kleineren Wert, weil dieser den schlechtesten Fall (Worst Case) beschreibt und angibt, wie viel Störspannung maximal toleriert wird. -> Bei kleinerer Spannung höheres Risiko Fehlerhafter Input
 3. D-FF Zeitdiagramm Verlauf zeichnen
 1. Beachten Flanken vs Pegelgesteuert ! -> Hier Flankengesteuert



4. Vorteil eines NVRAM (+battery) gegenüber eines flash
 1. NVRAM mit Batterie ist schneller und verschleißärmer als Flash, benötigt aber eine Batterie zur Datenerhaltung.
 2. Vorteile gegenüber Flash:
 - **Sehr schnelle Schreib- und Lesezugriffe**
 - **Nahezu unbegrenzte Schreibzyklen** (kein Verschleiß wie Flash)
 - **Keine Löschzyklen erforderlich** → Daten können direkt geändert werden
 - **Schneller verfügbar**, da keine aufwendigen Schreiboperationen nötig sind
5. Vorteile des DRAM gegenüber SRAMs


Woran liegen die Speicherunterschiede bei jedem Speicher

 1. DRAM -> Günstig (Wenig Platzbedarf auf Wafer), -> Besitz Kapazität die geladen werden muss
 2. SRAM -> Teuer (Mehr Platzbedarf (viele Transistoren) -> Vorteil, Schneller, Wenig Verbrauch
Nachteil: regelmäßiges Nachladen
6. Funktion und Zeichnung der inneren Struktur eines PLDs
 1. Ein **PLD** ist ein **programmierbarer Logikbaustein**, bei dem digitale Schaltungen **nicht fest verdrahtet**, sondern **frei konfiguriert** werden können.



7. Mealy und Moore bzw. kleine Aufgabe dazu

1. Mealy -> Ausgang von Zustand UND Eingängen abhängig
2. Moore -> Ausgang nur von Zustand abhängig



8. FPGA und CPLD unterschiede

1. CPLDs werden für kleinere, einfache Logikaufgaben verwendet, während FPGAs für komplexe digitale Schaltungen mit vielen Funktionen genutzt werden.
 - **CPLD:** Glue Logic, Decoder, einfache Zustandsautomaten
 - **FPGA:** Signalverarbeitung, CPUs, Bildverarbeitung, komplexe Steuerungen

CPLD

Einfachere Struktur

Weniger Logikzellen

Schnell startbereit (kein Boot nötig)

Gut für einfache Steuerlogik

Deterministischere Laufzeiten

FPGA

Komplexere Struktur

Sehr viele Logikzellen

Muss oft zuerst konfiguriert werden

Gut für komplexe digitale Systeme

Höhere Rechenleistung/Flexibilität

9. Wieso werden optische isolatoren bevorzugt, was für isolatoren gibt es noch: (kapazitive und induktive)

1. Optisch → Licht

- **Sehr gute galvanische Trennung**
- **Schutz vor hohen Spannungen und Störungen**
- **Keine direkte elektrische Verbindung**
- **Unempfindlicher gegen Potentialunterschiede und Ground-Loops**

2. Kapazitiv → elektrisches Feld

- Signalübertragung über **elektrische Felder / Kondensatoren**
- **Schnell**, gut für hohe Datenraten
- Oft in moderner digitaler Kommunikation

3. Induktiv → magnetisches Feld

- Signalübertragung über **magnetische Felder / Transformatoren**
- **Robust**, gut für industrielle Anwendungen
- Häufig bei Leistungselektronik